什么是计算架构中的 TLB miss？

在计算架构中，TLB（Translation Lookaside Buffer）未命中是指处理器请求的内存地址不存在于TLB中的情况。TLB 是一种硬件缓存，用于存储最近访问的虚拟到物理地址转换，以便快速访问。当 TLB 未命中时，处理器必须访问主内存中的页表以检索虚拟内存地址和物理内存地址之间的映射。这会显着降低系统性能，因为访问主内存比访问 TLB 缓存慢得多。TLB 未命中可以通过将所需的映射从主内存带到 TLB 高速缓存来解决，这称为 TLB 重新填充。

Publication date: 2023-06-14