Wat is een branch delay slot in computationele architectuur?

Een branch delay slot is een slot van één instructie die wordt uitgevoerd nadat de instructie die volgt op een branch-instructie is opgehaald. Dit gebeurt wanneer een vertakkingsinstructie wordt uitgevoerd, maar de volgende instructie die volgt op de vertakkingsinstructie is al in de pijplijn opgehaald. Het resultaat is dat de instructie in het vertragingslot wordt uitgevoerd, ook al is deze misschien niet nodig, voordat de vertakking daadwerkelijk wordt genomen. Het doel van het vertragingsslot is om de lege cyclus op te vullen die overblijft als de tak onmiddellijk zou worden ingenomen.

Publicatie datum: