Sa isang computational architecture, ang TLB (Translation Lookaside Buffer) miss ay tumutukoy sa isang sitwasyon kung saan ang isang memory address na hiniling ng processor ay wala sa TLB. Ang TLB ay isang hardware cache na nag-iimbak ng kamakailang na-access na virtual-to-physical na mga pagsasalin ng address para sa mabilis na pag-access. Kapag napalampas ang TLB, dapat i-access ng processor ang page table sa pangunahing memorya upang makuha ang pagmamapa sa pagitan ng virtual at pisikal na memory address. Ito ay maaaring makabuluhang pabagalin ang pagganap ng system, dahil ang pag-access sa pangunahing memorya ay mas mabagal kaysa sa pag-access sa TLB cache. Ang TLB miss ay maaaring malutas sa pamamagitan ng pagdadala ng kinakailangang pagmamapa mula sa pangunahing memorya sa TLB cache, na kilala bilang TLB refill.
Petsa ng publikasyon: