Ang module fault modeling graph, na kilala rin bilang fault tree analysis (FTA), ay isang graphical na representasyon ng lahat ng posibleng paraan kung saan maaaring mabigo o maging sira ang isang system. Ginagamit ito upang matukoy ang mga sanhi at epekto ng mga pagkakamali sa isang sistema at upang matukoy ang posibilidad at kalubhaan ng mga pagkakamaling ito. Ang graph ay binubuo ng isang serye ng mga node at sangay na nagpapakita ng mga ugnayan sa pagitan ng iba't ibang bahagi at mga estado ng pagkabigo sa loob ng system. Ang mga node sa graph ay maaaring kumatawan sa iba't ibang uri ng mga pagkabigo, tulad ng hardware o software faults, habang ang mga sangay ay kumakatawan sa mga pathway na humahantong sa mga pagkabigo na ito. Sa pamamagitan ng pagsusuri sa graph, matutukoy ng mga inhinyero ang mga potensyal na punto ng pagkabigo at gumawa ng mga mungkahi para sa pagpapabuti ng pagiging maaasahan at pagganap ng system.
Petsa ng publikasyon: