Instruction pipelining je technika používaná ve výpočetní architektuře ke zlepšení výkonu procesorů. Zahrnuje rozdělení složité instrukce na několik jednodušších instrukcí a jejich provádění v sekvenci. Tyto jednodušší instrukce pak procházejí různými fázemi potrubí, z nichž každá je věnována provedení konkrétního úkolu. To umožňuje, aby každá fáze pracovala současně, což má za následek rychlejší a efektivnější zpracování instrukcí. Potrubí lze dále optimalizovat překrýváním provádění více instrukcí a minimalizací zpoždění mezi jednotlivými fázemi, známých jako nebezpečí. Zřetězení instrukcí je efektivní metoda pro zlepšení výkonu CPU a dalších procesorů bez významných změn základní architektury.
Datum publikace: